Nov 13, 2025 Zostaw wiadomość

Wyjaśnienie trzech głównych procesów pakowania czujników CMOS: CSP, COB i PLCC

Wstęp

 

 

W dzisiejszej erze cyfrowej czujniki obrazu CMOS stały się niezbędnymi podstawowymi komponentami w takich dziedzinach, jak smartfony, nadzór bezpieczeństwa, elektronika samochodowa i urządzenia medyczne. Jednakże działanie chipa czujnikowego zależy nie tylko od jego własnej konstrukcji i produkcji, ale także w decydującym stopniu od procesu pakowania. Opakowanie chroni delikatny chip przed zewnętrznymi czynnikami środowiskowymi (takimi jak kurz, wilgoć i naprężenia mechaniczne) i jest odpowiedzialne za ustanowienie połączeń elektrycznych i zarządzanie temperaturą pomiędzy chipem a obwodem zewnętrznym. Ma to bezpośredni wpływ na wydajność, rozmiar, koszt i niezawodność czujnika

 

Wśród wielu technologii pakowania, CSP, COB i PLCC to trzy główne procesy stosowane w dziedzinie czujników CMOS. Każdy z nich ma swój unikalny przebieg procesu, charakterystykę techniczną i scenariusze zastosowań. W tym artykule znajdziesz-dogłębną analizę tych trzech metod pakowania, która pomoże czytelnikom w pełni zrozumieć różnice między nimi i kryteria wyboru na podstawie analizy porównawczej.

 

I. Szczegółowe wyjaśnienie procesów pakowania

 
Sony IMX322

1. Pakiet skali chipowej CSP -

 

CSP oznacza pakiet skali chipowej. Jak sama nazwa wskazuje, jego kluczową cechą jest to, że rozmiar opakowania jest prawie identyczny z rozmiarem rdzenia samego chipa. Standardowo stosunek powierzchni rdzenia do powierzchni opakowania zwykle nie przekracza 1:1,1.​

Przebieg procesu:​

CSP to forma opakowania przetwarzana na poziomie płytki. Podstawowy proces obejmuje bezpośrednią obróbkę mikrosoczewek i filtrów kolorowych (w razie potrzeby) na gotowej płytce obwodu, następnie uformowanie siatki kulek w procesie zderzenia i na koniec pocięcie płytki na pojedyncze jednostki czujników. W produkcji modułów kamer czujniki wykorzystujące opakowania CSP są zwykle montowane bezpośrednio na płytce drukowanej za pomocą maszyn umieszczających SMT.

2. Chip COB - na pokładzie

 

COB oznacza Chip On Board. Jest to technologia pakowania, w której goła matryca jest montowana bezpośrednio i elektrycznie połączona z końcową płytką drukowaną

Przebieg procesu:​

Proces COB jest bardziej złożony, przeprowadzany głównie na poziomie pojedynczego chipa i zwykle wymaga pomieszczenia czystego klasy 1000 lub nawet 100.

  1. Mocowanie matrycy: pokrojony w kostkę, goły chip (kostka) jest mocowany w wyznaczonym miejscu na płytce drukowanej za pomocą przewodzącej ciepło żywicy epoksydowej (np. pasty srebrnej).​
  2. Utwardzanie: Pasta srebrna jest utwardzana poprzez ogrzewanie, mocno zabezpieczając chip
  3. Łączenie przewodów: Za pomocą złotych lub aluminiowych drutów podkładki na chipie są łączone z odpowiednimi polami na płytce drukowanej za pomocą klejenia termokompresyjnego, zgrzewania ultradźwiękowego lub zgrzewania termodźwiękowego.
  4. Testowanie i uszczelnianie: Przeprowadzane są wstępne testy elektryczne. Następnie dozowana jest specjalna czarna żywica epoksydowa lub żywica, aby pokryć chip i złote przewody w celu ochrony. Następnie następuje końcowe utwardzanie i ostateczne testy.
S5K3E2FX

 

GC8603

3. PLCC - Plastikowy nośnik wiórów z ołowiem

 

PLCC oznacza plastikowy nośnik chipów z ołowiem. Jest to starszy typ opakowania do montażu powierzchniowego,-w którym przewody wychodzą ze wszystkich czterech stron korpusu opakowania i wyginają się w dół w konfiguracji przewodów „J”-.​

Przebieg procesu:​

  1. Pakowanie PLCC obejmuje wstępne-pakowanie chipa w celu utworzenia niezależnego komponentu o standardowym kształcie i pinach.​
  2. Chip jest przymocowany do ołowianej ramki
  3. Wewnętrzne połączenia elektryczne wykonywane są poprzez połączenie przewodowe
  4. Zespół jest formowany i hermetyzowany tworzywem sztucznym
  5. Powstały czujnik PLCC, jako element standardowy, montowany jest na płytce PCB za pomocą lutowania rozpływowego.

II. Tabela porównawcza podstawowych cech charakterystycznych

 

 

Wymiar porównawczy
Opakowanie CSP
Opakowanie PLCC
Opakowanie COB
Struktura pakietu Bezpośrednie pakowanie chipów-bez wsporników Korpus opakowania z tworzywa sztucznego + kołki w kształcie litery J-+ ramka prowadząca Goły chip montowany bezpośrednio na PCB, łączenie drutowe + zalewanie
Rozmiar Najmniejszy (około 1,2 razy większy od rozmiaru chipa) Średni (mniejszy niż DIP, większy niż CSP) Mały (brak niezależnego korpusu opakowania, najniższa wysokość)
Charakterystyka sworznia Brak odsłoniętych styków, połączenie za pomocą wypustek W kształcie J-zakrzywionym do wewnątrz, 18–84 pinów Brak niezależnych pinów, połączone przewodami łączącymi
Koszt opakowania Stosunkowo wysoka (złożony proces, cena jednostkowa 3-5 razy większa niż SMD) Średni (zbilansowane koszty materiałów i procesów) Najniższy (eliminuje wsporniki i niezależne procesy pakowania)
Wydajność rozpraszania ciepła Dobra (cienka warstwa opakowaniowa, wysoka przewodność cieplna) Średnia (w plastikowym korpusie opakowania występuje opór cieplny) Dobry (bezpośredni kontakt chipa z płytką PCB)
Niezawodność Średni (średnia odporność na uderzenia, podatny na zabrudzenia) Stosunkowo wysoka (opakowanie plastikowe + zabezpieczenie ramy ołowianej, dobra wytrzymałość mechaniczna) Średni (ochrona przed zalewaniem, niska liczba martwych pikseli, ale podatność na mocne uderzenia)
Łatwość konserwacji Stosunkowo łatwe (możliwość ponownej obróbki w przypadku zanieczyszczenia powierzchni) Stosunkowo łatwe (szpilki łatwe do demontażu, wygodne do przeróbek) Niezwykle trudne (gołe żetony nie mogą być wymieniane pojedynczo po przesadzeniu)
Aplikacja Zminiaturyzowane urządzenia-o wysokiej wydajności Obwody o średniej-złożoności, tradycyjny sprzęt elektroniczny Scenariusze uwzględniające koszty-z luźnymi wymaganiami dotyczącymi rozmiaru

 

III. Szczegółowe zalety i wady każdej metody pakowania

 

 

SF-N735V3 D140 9

Opakowanie CSP

 

Zalety:​

  • Ultra-kompaktowy rozmiar umożliwia miniaturyzację urządzeń końcowych, szczególnie nadaje się do mikrokamer w telefonach komórkowych, inteligentnych zegarkach itp., minimalizując rozmiar czujnika i oszczędzając miejsce na moduły obiektywów.​
  • Doskonała wydajność elektryczna: krótkie ścieżki połączeń zmniejszają utratę sygnału i poprawiają prędkość transmisji danych
  • Dobra skuteczność odprowadzania ciepła: cienka warstwa opakowania i brak przeszkód w wsporniku ułatwiają odprowadzanie ciepła z czujnika.

Wady:

  • Wysokie wymagania dotyczące precyzji procesu skutkują znacznie wyższymi kosztami pakowania w porównaniu do pozostałych dwóch metod
  • Słaba przepuszczalność światła: szklana powierzchnia ochronna może powodować zjawy w wyniku przenikania światła tylnego, wpływając na jakość obrazu czujników CMOS.​
  • Słaba odporność na zanieczyszczenia: chociaż nadaje się do ponownej obróbki, nadal ma pewne wymagania dotyczące środowiska produkcyjnego.

Opakowanie PLCC

 

Zalety:​

  • Wysoka niezawodność: połączenie plastikowego korpusu i metalowej ramy prowadzącej zapewnia doskonałą odporność na uderzenia i wibracje
  • Wygodna instalacja i przeróbki: kołki w kształcie litery J- ułatwiają lutowanie rozpływowe i są łatwe w demontażu.​
  • Stabilna wydajność sygnału: rozsądna rozstaw pinów zmniejsza przesłuchy między pinami, odpowiednia do transmisji sygnału ze średnią-prędkością.​

Wady:

  • Duży rozmiar opakowania sprawia, że ​​nie jest on w stanie sprostać wymaganiom miniaturyzacji czujników micro CMOS
  • Ograniczona gęstość pinów, co utrudnia dostosowanie się do złożonych układów czujników z dużą liczbą pinów
  • Średnia wydajność rozpraszania ciepła: niska przewodność cieplna materiałów z tworzyw sztucznych sprawia, że ​​nie nadają się one do czujników o dużej-mocy.
SF4V708BA-RP V10 FF D76 19
SF4V2640BA-ESP-S-V1

Opakowanie COB

 

Zalety:​

  • Znacząca przewaga kosztowa: Eliminuje wsporniki i niezależne procesy pakowania, co skutkuje najniższymi kosztami materiałów i procesów
  • Najniższa wysokość opakowania, wpływająca na ogólną cienkość modułu i odpowiednia dla urządzeń wrażliwych na grubość
  • Dojrzały proces i wysoka integracja: obsługuje wielo-chip-pakowanie na podłożu z możliwością kontrolowania liczby martwych pikseli w zakresie 5 na 100 000.​

Wady:

  • Wyjątkowo słaba konserwacja: gołe wióry nie mogą być wymieniane pojedynczo po zalewaniu, co w przypadku awarii wymaga wymiany całego podłoża.​
  • Surowe wymagania dotyczące środowiska produkcyjnego: montaż PCB wymaga zabezpieczenia przed kurzem i wilgocią, ponieważ gołe chipy są podatne na zanieczyszczenie
  • Długi czas procesu i duże wahania wydajności, wymagające ścisłej kontroli procesu.

IV. Specyficzne różnice w czujnikach CMOS

 

 

SF4X258-3232BA-AF V1 11

1. Możliwość dostosowania rozmiaru i kształtu

 

  • Opakowanie CSP to podstawowy wybór w przypadku miniaturyzacji czujników CMOS, szczególnie w przypadku mikrokamer w urządzeniach przenośnych, takich jak telefony komórkowe i inteligentne zegarki. Może zminimalizować rozmiar czujnika i zaoszczędzić miejsce na moduły soczewek
  • Ze względu na ograniczenia rozmiaru opakowanie PLCC jest używane tylko w kilku czujnikach CMOS o luźnych wymaganiach co do rozmiaru, takich jak wczesne kamery monitorujące lub przemysłowe czujniki o-rozdzielczości, i było stopniowo wymieniane.​
  • Chociaż opakowanie COB ma najniższą wysokość, wymaga zarezerwowanej przestrzeni do klejenia i zalewania. Stosowany jest głównie w modułach czujników wrażliwych na koszty i z luźnymi ograniczeniami dotyczącymi rozmiaru, takich jak systemy nadzoru bezpieczeństwa i urządzenia samochodowe-rynku wtórnego.

2. Wpływ na wydajność obrazowania

 

  • Szklana powierzchnia ochronna opakowań CSP zmniejsza przepuszczalność światła, co może mieć wpływ na czułość czujników CMOS. Aby zrównoważyć efekt zjawy, wymagana jest optymalizacja konstrukcji optycznej
  • Korpus opakowania z tworzywa sztucznego i układ pinów w opakowaniu PLCC w niewielkim stopniu zakłócają światło, ale ścieżka sygnału jest dłuższa niż w przypadku CSP, co może powodować opóźnienie sygnału w-szybkich czujnikach obrazowania.​
  • Opakowanie COB nie posiada dodatkowej warstwy opakowaniowej blokującej światło, teoretycznie osiągając wyższą światłoczułość. Jednakże gołe żetony są bezpośrednio narażone na zalewanie; niewłaściwe zabezpieczenie przed kurzem może prowadzić do plam na powierzchni czujnika, co wpływa na jakość obrazowania.
SF-C5014OV-AF-PAR-80L-ZIF 10
SF-C1019USB-D6 9

3. Kontrola procesów i kosztów

 

  • Czujniki CMOS w opakowaniu CSP charakteryzują się krótkim czasem przetwarzania i niskimi kosztami sprzętu, ale wysokimi cenami jednostek chipowych. Nadają się do flagowych urządzeń ze średniej- i-wysokiej- półki, zapewniających ekstremalną wydajność i rozmiar.​
  • Czujniki w opakowaniu PLCC charakteryzują się dużą kompatybilnością procesową i niskimi kosztami konserwacji, ale wyższymi kosztami materiałowymi niż czujniki COB. Nadają się do czujników przemysłowych o wysokich wymaganiach niezawodnościowych
  • Czujniki z opakowaniem COB mają najniższe koszty pakowania, ale wymagają dużych inwestycji w sprzęt procesowy i napotykają trudności w kontroli wydajności. Nadają się do czujników średniej-do-niskiej-konsumenckiej-klasy lub sprzętu monitorującego produkowanego masowo.

4. Możliwość dostosowania do środowiska

 

  • Czujniki w obudowie CSP-mają słabą odporność na uderzenia i są podatne na awarie w trudnych warunkach, dzięki czemu lepiej nadają się do stosowania w scenariuszach normalnej temperatury w pomieszczeniach.​
  • Czujniki w obudowie PLCC-mają dobrą ochronę mechaniczną i stabilne połączenia pinowe w kształcie litery J-, dostosowując się do umiarkowanie trudnych warunków, takich jak zastosowania motoryzacyjne i przemysłowe.​
  • Czujniki w obudowie COB-osiągają stopień ochrony IP65 dzięki zalaniu, bez martwych narożników podczas obróbki. Mają dużą odporność na wilgoć, ciepło i mgłę solną, dzięki czemu nadają się do złożonych środowisk, takich jak monitoring zewnętrzny.
SF8A445-049-USB32 17

V. Zalecenia dotyczące wyboru opakowania czujnika CMOS

 

 

1. Elektronika użytkowa (smartfony, inteligentne urządzenia do noszenia).

  • Podstawowe potrzeby: Mały rozmiar, duża liczba pikseli, szybka transmisja danych
  • Polecam: opakowanie CSP
  • Powód: pasuje do cienkiej/lekkiej konstrukcji, zmniejsza utratę sygnału i zapewnia wyraźne obrazy o-wysokiej rozdzielczości; uwaga: koszt bilansowy dla produktów ze średniej-niższej-końcowej półki.​
     

2. Nadzór bezpieczeństwa, niedrogie-inteligentne kamery domowe

  • Podstawowe potrzeby: niski koszt, stabilne,-długoterminowe użytkowanie
  • Polecam: opakowanie COB
  • Powód: Oszczędza koszty pakowania, dobre odprowadzanie ciepła; uwaga: utrzymywać w czystości, aby uniknąć plam na obrazach
     

3. Tradycyjna detekcja przemysłowa, sprzęt łatwy w utrzymaniu

  • Podstawowe potrzeby: łatwa naprawa,-antywibracja​
  • Polecane: opakowanie PLCC (uzupełniające).
  • Powód: łatwy do demontażu, trwały; uwaga: nie dla czujników o dużych-pikselach/małych-wielkościach.

 

Streszczenie

 

 

Technologie pakowania CSP, COB i PLCC stanowią trzy kamienie węgielne zastosowań czujników obrazu CMOS. Każdy z nich ma swoje zalety i wady, odpowiadając na różne wymagania rynku i pozycjonowanie produktu. CSP wraz ze swoimkompaktowość i oszczędność, spopularyzował aparaty fotograficzne; COB zajmuje-rynek wysokiej klasy swoimi produktamidoskonała wydajność i niezawodność; podczas gdy PLCC było świadkiem rozwoju technologii pakowania i nadal odgrywa rolę w określonych dziedzinach.

 

W miarę ewolucji technologii pojawiają się bardziej zaawansowane technologie pakowania i integracji, takie jakOdwróć-chipIPłytka-Optyka poziomarównież się rozwijają. Jednak zrozumienie tych podstawowych i popularnych procesów pakowania-CSP, COB i PLCC-ma kluczowe znaczenie dla projektowania, produkcji i wyboru produktu, ponieważ jest kluczem do odblokowania świata zastosowań czujników CMOS.

Wyślij zapytanie

whatsapp

Telefon

VK

Zapytanie